FPGA 与数字逻辑

地瓜丸 · FPGA 实践

写完 Verilog，
下一步看哪里？

灯不亮时，代码可能已经编译通过了。要继续查输出电平、端口约束和观察时间。我的教学平台把这些工具放在同一张工作台里。

灯不亮，我会按这个顺序查

先让输出有反应

点亮两颗 LED，建立端口、电平和引脚的对应关系。

给电路一个节拍

计数分频、按键消抖、流水灯；把时钟快慢和肉眼观察联系起来。

状态与占空比

交通灯状态机、PWM 呼吸灯，观察状态切换和输出变化。

让数据走到外面

UART、I²C 和显示时序，继续看彩条、移动方块与图像输出。

存起来，再组合

同步 FIFO，以及按键触发串口发送的综合练习。

存储和网络报文

ROM、RAM、SD 卡命令、校验和，以及 ARP、ICMP、UDP。

处理停顿与跨时钟

Ready/Valid、Skid Buffer、异步 FIFO、流式 CRC32。

独立外设实验

ADC、DAC、SPI、GPIO 与 PCIe 事务读写，各自有观察目标。